EBOOKI WYDAWCY
Autor:
Wydawca:
Format:
ibuk
Podręcznik poświęcony podstawowym zagadnieniom z zakresu projektowania układów scalonych CMOS, obecnie powszechnie stosowanym we wszystkich dziedzinach przemysłu, telekomunikacji, medycynie i wielu innych. Podano podstawowe wiadomości dotyczące tranzystorów MOS i elementów stosowanych w technologii CMOS, a także opis oprogramowania wspierającego hierarchiczne projektowanie układów scalonych. Przedstawiono projektowanie układów scalonych metodami bottom-up (od pojedynczego elementu do układu) oraz top-down (od funkcji układu do jego fizycznej realizacji).
Odbiorcy książki: studenci wydziałów elektroniki, telekomunikacji i informatyki wyższych uczelni technicznych, studenci wydziałów informatyki uniwersytetów, słuchacze studiów doktoranckich i podyplomowych.
Rok wydania | 2010 |
---|---|
Liczba stron | 265 |
Kategoria | Elektronika |
Wydawca | Wydawnictwa Komunikacji i Łączności |
ISBN-13 | 978-83-206-1911-9 |
Numer wydania | 1 |
Język publikacji | polski |
Informacja o sprzedawcy | ePWN sp. z o.o. |
EBOOKI WYDAWCY
POLECAMY
Ciekawe propozycje
Spis treści
Słowo wstępne | 9 |
1. Wprowadzenie | 11 |
2. Wytwarzanie układów scalonych - od pomysłu do testów - kurs w pigułce | 15 |
2.1. Pomysł | 16 |
2.2. Schemat i symulacje wstępne | 17 |
2.3. Topografia i sprawdzenie reguł geometrycznych | 17 |
2.4. Ekstrakcja elementów podstawowych i porównanie ze schematem | 19 |
2.5. Ekstrakcja elementów podstawowych i pasożytniczych oraz przeprowadzenie symulacji | 20 |
2.6. Fabrykacja i testy gotowej struktury | 20 |
2.7. Podsumowanie kursu w pigułce | 22 |
3. Układy CMOS | 23 |
3.1. Tranzystory MOS | 23 |
3.2. Tranzystor dyskretny a tranzystor jako podstawowy element układu scalonego | 27 |
3.3. Pasożytnicze pojemności w układach CMOS | 29 |
3.4. Parametry układów cyfrowych | 32 |
3.4.1. Charakterystyka przejściowa i marginesy zakłóceń | 33 |
3.4.2. Obciążalność bramki | 35 |
3.4.3. Właściwości dynamiczne | 35 |
3.4.4. Konsumpcja energii | 36 |
3.4.5. Współczynnik Delay-Power Product (DP) | 41 |
3.5. Podstawowe elementy CMOS | 41 |
3.5.1. Inwerter | 41 |
3.5.2. Bramka NAND | 52 |
3.5.3. Bramka NOR | 56 |
3.5.4. Bramki AOI i OAI | 60 |
3.5.5. Bramka XOR | 61 |
3.5.6. Bramka transmisyjna | 62 |
3.5.7. Bufor trójstanowy | 62 |
3.5.8. Przerzutniki | 63 |
4. Oprogramowanie wspierające hierarchiczne projektowanie układów scalonych | 66 |
5. Projektowanie układów scalonych metodą od szczegółu do ogółu | 71 |
5.1. Schemat układu - od tranzystorów do systemu | 71 |
5.2. Weryfikacja funkcjonalna | 78 |
5.3. Tworzenie topografii | 85 |
5.3.1. Reguły projektowe, czyli kompromis uzysku produkcji i wydajności systemu | 85 |
5.3.2. Parametry elektryczne warstw | 95 |
5.3.3. Połączenie układu scalonego ze światem zewnętrznym | 106 |
5.3.4. Przykładowe topografie | 112 |
5.4. Weryfikacja topografii i przesłanie układu do produkcji | 114 |
6. Projektowanie układów scalonych metodą od ogółu do szczegółu | 118 |
6.1. Cykl projektowy układu scalonego metodą od ogółu do szczegółu | 118 |
6.2. Programowanie, kompilacja i symulacja działania układów za pomocą języków opisu sprzętu | 119 |
6.3. Synteza logiczna | 122 |
6.4. Komórki standardowe i automatyczne generowanie topografii | 124 |
7. Produkcja układów scalonych | 130 |
7.1. Wytwarzanie struktury półprzewodnikowej | 130 |
7.1.1. Wytwarzanie monokryształu | 131 |
7.1.2. Defekty struktur monokrystalicznych | 133 |
7.1.3. Kształtowanie elementów elektrycznych | 138 |
7.1.4. Nanoszenie warstw | 138 |
7.1.5. Defekty nanoszonych warstw | 151 |
7.1.6. Kształtowanie warstw - proces, defekty | 153 |
7.1.7. Domieszkowanie i wygrzewanie | 161 |
7.1.8. Uproszczony proces produkcji struktury CMOS | 165 |
7.2. Postęp technologii CMOS i przyszłość układów scalonych | 169 |
8. Podstawy języka Verilog | 175 |
8.1. Terminologia | 175 |
8.2. Moduł i porty | 176 |
8.3. Podstawowe konstrukcje języka Verilog | 180 |
8.3.1. Typy danych | 180 |
8.3.2. Skalary i wektory | 183 |
8.3.3. Operacje na wektorach | 185 |
8.3.4. Pamięci | 187 |
8.3.5. Parametry | 187 |
8.3.6. Zadania i funkcje | 191 |
8.4. Składnia i konwencje języka Verilog | 194 |
8.4.1. Słowa kluczowe | 194 |
8.4.2. Identyfikatory | 194 |
8.4.3. Komentarze | 195 |
8.4.4. Znaki białe | 195 |
8.4.5. Stałe | 195 |
8.5. Przeprowadzanie i kontrola symulacji | 197 |
8.5.1. Czas i opóźnienia | 197 |
8.5.2. Moduł testowy | 198 |
8.5.3. Zadania i funkcje systemowe | 198 |
8.5.4. Dyrektywy kompilatora | 199 |
8.6. Hierarchia | 201 |
8.7. Poziomy abstrakcji modelowania | 204 |
8.8. Projektowanie na poziomie kluczy i bramek | 205 |
8.8.1. Elementy predefiniowane | 206 |
8.8.2. Przykłady zastosowania | 209 |
8.8.3. Własne elementy predefiniowane | 212 |
8.9. Projektowanie na poziomie przepływu danych | 217 |
8.9.1. Operatory | 218 |
8.9.2. Przypisania współbieżne | 221 |
8.9.3. Przykładowe zastosowania | 222 |
8.10. Projektowanie na poziomie behawioralnym | 225 |
8.10.1. Bloki proceduralne | 225 |
8.10.2. Instrukcje warunkowe i wyboru | 231 |
8.10.3. Pętle | 234 |
9. Zjawiska elektrotermiczne w układach scalonych | 237 |
9.1. Zjawiska termiczne w ciałach stałych | 237 |
9.1.1. Rodzaje wymiany ciepła | 238 |
9.1.2. Równanie przewodnictwa ciepła w ciałach stałych | 240 |
9.1.3. Rozwiązanie równania przewodnictwa ciepła w ciałach stałych, opisującego warunki pracy obudowanych układów scalonych w stanie ustalonym | 243 |
9.2. Analiza interakcji elektrotermicznych w układach scalonych | 245 |
9.2.1. EThS - narzędzie do przeprowadzania symulacji elektrotermicznych w stanie ustalonym | 246 |
9.2.2. Thermtest - prototypowy układ scalony do weryfikacji zjawisk elektrotermicznych w układach scalonych | 247 |
9.2.3. Dopasowanie i weryfikacja modeli elektrotermicznych na podstawie pomiarów układu testowego Thermtest i symulacji w środowisku EThS | 251 |
9.2.4. Przykładowe symulacje elektrotermiczne | 256 |
Spis literatury | 259 |