INNE EBOOKI AUTORA
Autor:
Wydawca:
Format:
ibuk
Nowe wydanie książki zostało gruntownie zmienione w celu uwzględnienia zarówno zmian w technice komputerowej jak i dostosowania podręcznika do wymagań nowej formy egzaminu potwierdzającego kwalifikacje zawodowe w zawodzie technik informatyk.
Całość pracy składa się z 2 części.
Pierwsza część omawia architekturę i działanie komputera.
Druga część prezentuje działanie urządzeń peryferyjnych i ich współpracę z jednostką centralną.
W części pierwszej omówiono budowę i działanie układów wchodzących w skład jednostki centralnej oraz architekturę współczesnego komputera klasy PC.
Poszczególne tematy obejmują:
- podstawy działania układów cyfrowych i mikroprocesorowych,
- działanie mikroprocesorów rodziny Intel x86,
- budowę płyt głównych komputerów klasy IBM PC,
- standard Plug and Play,
- standardy magistrali rozszerzającej,
- budowę zasilaczy komputerów typu IBM/PC.
Omawiane są też zagadnienia dotyczące pamięci: działanie pamięci półprzewodnikowych (w tym SDR i DDR DRAM, RDRAM), działanie pamięci cache oraz pamięci wirtualnej.
Książka przeznaczona jest dla słuchaczy szkół policealnych o specjalności technik informatyk, dla uczniów technikum o specjalności systemy mikroprocesorowe oraz dla każdego, kto jest zainteresowany tym jak działa komputer.
Rok wydania | 2008 |
---|---|
Liczba stron | 320 |
Kategoria | Inne |
Wydawca | Wydawnictwo Naukowe PWN |
ISBN-13 | 978-83-01-15035-8 |
Numer wydania | 1 |
Język publikacji | polski |
Informacja o sprzedawcy | ePWN sp. z o.o. |
INNE EBOOKI AUTORA
POLECAMY
Ciekawe propozycje
Spis treści
Przedmowa | 9 |
Wstęp | 11 |
1. Komputer PC od zewnątrz | 13 |
1.1. Elementy zestawu komputerowego | 13 |
1.2. Podzespoły wchodzące w skład jednostki centralnej | 16 |
2. Układy cyfrowe | 21 |
Wstęp | 21 |
2.1. Podstawy działania układów cyfrowych | 21 |
2.1.1. Idea działania układów cyfrowych | 21 |
2.1.2. Poziomy logiczne | 22 |
2.1.3. System dwójkowy i szesnastkowy | 24 |
2.1.4. Kodowanie informacji | 27 |
2.1.4.1. Przykłady kodów | 29 |
2.1.4.2. Kod ASCII jego następcy | 30 |
2.1.4.3. Kodowanie informacji | 33 |
2.1.5. Bramki logiczne i operatory (działania) logiczne | 34 |
2.1.6. Przykładowe parametry układów cyfrowych | 40 |
2.1.6.1. Parametry graniczne | 41 |
2.1.6.2. Parametry charakterystyczne | 41 |
2.1.7. Podział układów cyfrowych | 42 |
2.1.7.1. Układy kombinacyjne i sekwencyjne | 42 |
2.1.7.2. Układy asynchroniczne i synchroniczne | 43 |
2.1.7.3. Stopień scalenia układów cyfrowych | 44 |
2.2. Cyfrowe układy funkcjonalne | 45 |
2.2.1. Arytmetyka dwójkowa | 45 |
2.2.1.1. Dodawanie binarne | 45 |
2.2.1.2. Zapis liczb ze znakiem | 49 |
2.2.1.3. Zapis części całkowitej i ułamkowej | 52 |
2.2.1.4. Zapis stało- i zmiennoprzecinkowy | 53 |
2.2.1.5. Norma IEEE Standard 754 | 55 |
2.2.2. Przykładowe układy arytmetyczne | 56 |
2.2.2.1. Sumator równoległy n-bitowy | 56 |
2.2.2.2. Jednostka arytmetyczno-logiczna | 57 |
2.2.3. Układy z pamięcią | 59 |
2.2.3.1. Przerzutniki | 59 |
2.2.3.2. Rejestry | 62 |
2.2.3.3. Liczniki | 64 |
2.2.4. Dekodery i kodery priorytetu | 65 |
2.2.5. Multipleksery | 67 |
2.2.6. Bramki trójstanowe | 68 |
2.2.7. Pojęcie i zasada działania magistrali | 69 |
2.3. Pamięci | 71 |
2.3.1. Podstawowe definicje dotyczące pamięci | 71 |
2.3.2. Podział pamięci | 72 |
2.3.3. Organizacja pamięci | 73 |
2.3.4. Łączenie układów pamięci | 75 |
2.3.4.1. Zwiększanie długości słowa | 75 |
2.3.4.2. Zwiększanie liczby słów w pamięci | 77 |
2.3.5. Pamięci dynamiczne RAM | 78 |
2.3.5.1. Obsługa asynchronicznych pamięci DRAM | 78 |
2.3.5.2. Odmiany pamięci dynamicznych | 83 |
2.3.6. Moduły pamięci | 95 |
3. Podstawy architektury komputera | 105 |
Wstęp | 105 |
3.1. Pojęcie systemu mikroprocesorowego | 105 |
3.1.1. System mikroprocesorowy specjalizowany układ | 105 |
3.1.2. Schemat blokowy systemu mikroprocesorowego | 106 |
3.1.2.1. Architektura z Princeton | 108 |
3.1.2.2. Architektura harwardzka | 108 |
3.2. Modułowa budowa komputera pierwsze przybliżenie | 110 |
3.3. Podstawy działania mikroprocesora | 111 |
3.3.1. Schemat blokowy mikroprocesora | 112 |
3.3.2. Rejestry procesora dostępne programowo | 113 |
3.3.2.1. Akumulator | 114 |
3.3.2.2. Rejestr flagowy | 114 |
3.3.2.3. Licznik rozkazów | 115 |
3.3.2.4. Wskaźnik stosu | 115 |
3.3.2.5. Rejestry robocze (uniwersalne) | 117 |
3.3.3. Cykl rozkazowy | 117 |
3.3.4. Lista rozkazów, tryby adresowania | 120 |
3.3.4.1. Lista rozkazów | 120 |
3.3.4.2. Format rozkazu i tryby adresowania | 121 |
3.3.4.3. Sposób prezentowania rozkazu | 125 |
3.3.4.4. Przykładowe rozkazy | 127 |
3.3.5. Magistrale i sygnały sterujące mikroprocesora | 128 |
3.4. Układy wejścia/wyjścia | 130 |
3.4.1. Układy wejścia/wyjścia współadresowalne z pamięcią operacyjną | 132 |
3.4.2. Układy wejścia/wyjścia izolowane | 133 |
3.5. Operacje wejścia/wyjścia | 134 |
3.5.1. Operacje wejścia/wyjścia z bezpośrednim sterowaniem przez mikroprocesor | 134 |
3.5.1.1. Bezwarunkowe operacje wejścia/wyjścia | 134 |
3.5.1.2. Operacje wejścia/wyjścia z testowaniem stanu układu wejścia/wyjścia | 135 |
3.5.1.3. Operacje wejścia/wyjścia z przerwaniem programu | 135 |
3.5.2. Operacje wejścia/wyjścia z pośrednim sterowaniem przez mikroprocesor (DMA) | 141 |
3.6. Pamięć wirtualna | 144 |
3.6.1. Hierarchia pamięci | 144 |
3.6.2. Zasada działania pamięci wirtualnej | 146 |
3.7. Koncepcja pamięci podręcznej (cache) | 149 |
3.7.1. Architektura systemu z pamięcią cache | 150 |
3.7.1.1. Architektura Look-through | 150 |
3.7.1.2. Architektura Look-aside | 151 |
3.7.2. Elementy systemu pamięci cache | 152 |
3.7.3. Sposoby zapewniania zgodności pamięci cache | 152 |
3.7.4. Organizacja pamięci cache | 154 |
Podsumowanie | 155 |
4. Procesory | 157 |
Wstęp | 157 |
4.1. Parametry wybranych procesorów | 157 |
4.2. Procesor 8086/88 | 160 |
4.2.1. Część wykonawcza | 162 |
4.2.2. Blok sterowania magistralami | 163 |
4.2.2.1. Układ sterowania magistralami | 163 |
4.2.2.2. Układ generacji adresu fizycznego | 163 |
4.2.3. Restart procesora 8086/88 | 167 |
4.3. Procesor | 167 |
4.4. Procesory 80386 i 80486 | 171 |
4.4.1. Procesor Intel 80386 | 171 |
4.4.1.1. Schemat blokowy | 171 |
4.4.1.2. Tryby pracy procesora 80386 | 172 |
4.4.1.3. Stronicowanie | 174 |
4.4.2. Procesor Intel 80486 | 176 |
4.4.2.1. Schemat blokowy | 176 |
4.4.2.2. Pamięć cache | 178 |
4.4.2.3. Magistrala sterująca | 180 |
4.4.2.4. Rejestry dostępne programowo | 180 |
4.5. Procesor Pentium™ | 180 |
Wstęp | 180 |
4.5.1. Procesor Pentium – rdzeń P5 | 181 |
4.5.1.1. Podstawowe własności procesora Pentium | 181 |
4.5.1.2. Schemat blokowy procesora Pentium | 183 |
4.5.1.3. Magistrale zewnętrzne procesora Pentium | 184 |
4.5.1.4. Blok sterowania magistralami (BIU) | 186 |
4.5.1.5. Część wykonawcza | 186 |
4.5.1.6. Pamięć wirtualna w procesorze Pentium | 189 |
4.5.1.7. Mechanizmy wspomagania pracy wielozadaniowej i ochrony zasobów | 192 |
4.5.1.8. Tryb wirtualny 8086 (V86) | 193 |
4.5.1.9. Pamięć cache w procesorze Pentium | 193 |
4.5.1.10. Restart procesora Pentium | 194 |
4.5.1.11. Praca potokowa | 196 |
4.5.1.12. Przewidywanie rozgałęzień | 198 |
4.6. Procesory RISC | 199 |
4.6.1. Podstawowe przesłanki budowy procesorów RISC | 199 |
4.6.2. Podstawowe cechy procesorów RISC | 200 |
4.7. Pentium Pro™ | 204 |
4.7.1. Dynamiczna realizacja instrukcji | 206 |
4.8. Pentium MMX | 208 |
4.9. Pentium II | 210 |
4.9.1. Celeron | 211 |
4.9.2. Ścieżki rozwoju Pentium II | 211 |
4.10. Pentium III | 212 |
4.11. Pentium 4 | 213 |
4.11.1. Technologia Hyper-Threading | 217 |
4.11.2. Intel® Extended Memory Technology (Intel®EM64T) | 219 |
4.11.3. Procesory dwurdzeniowe | 219 |
4.11.3.1. Pentium 4 Extreme Edition | 220 |
4.11.3.2. Pentium D | 220 |
4.11.3.3. IntelCore™ Duo | 221 |
4.11.4. Centrino Mobile Technology | 222 |
4.12. Procesor Itanium | 222 |
4.13. Przegląd procesorów firmy AMD | 224 |
5. Wybrane zagadnienia dotyczące systemu operacyjnego a funkcjonowanie komputera | 233 |
6. Płyty główne | 237 |
6.1. Koncepcja budowy PC – drugie przybliżenie | 237 |
6.2. Standard ISA | 239 |
6.2.1. Podsystem ISA | 240 |
6.2.1.1. Układ przerwań | 241 |
6.2.1.2. Układ DMA | 244 |
6.2.1.3. Sterownik klawiatury | 245 |
6.2.1.4. Zegar czasu rzeczywistego | 247 |
6.2.1.5. Generatory programowalne | 248 |
6.2.2. BIOS (Basic Input Output System) | 249 |
6.2.2.1. Procedura POST | 249 |
6.2.2.2. BIOS Setup | 250 |
6.2.2.3. Podstawowe procedury obsługi wejścia/wyjścia | 252 |
6.2.2.4. BIOS na kartach | 252 |
6.2.3. Przestrzeń adresowa pamięci i układów wejścia/wyjścia | 253 |
6.3. Chipsety | 255 |
6.4. Standardy magistrali rozszerzającej | 263 |
6.4.1. ISA | 264 |
6.4.2. EISA | 264 |
6.4.3. VESA Local Bus | 264 |
6.4.4. PCI | 265 |
6.4.4.1. Zasada działania magistrali PCI | 267 |
6.4.4.2. Przerwania a magistrala PCI | 269 |
6.4.4.3. Wersje elektryczne kart PCI | 270 |
6.4.5. Magistrala PCI-X | 271 |
6.4.6. Magistrala PCI Express | 272 |
6.5. Koncepcja działania urządzeń standardu Plug and Play | 277 |
6.5.1. Zasada działania i wymagania standardu Plug and Play | 277 |
6.5.2. Standard PnP a rodzaj magistrali rozszerzającej | 279 |
6.5.2.1. ISA | 279 |
6.5.2.2. PCI | 280 |
6.6. Konfigurowanie płyt głównych | 282 |
6.7. Formaty płyt głównych | 282 |
7. Zasilacze komputerów IBM/PC | 297 |
7.1. Zasada działania zasilaczy komputerów IBM/PC | 297 |
7.2. Złącza zasilaczy | 301 |
7.2.1. Złącze AT (AT PowerConnector) | 301 |
7.2.2. Złącze urządzeń peryferyjnych | 302 |
7.2.3. Złącze napędu dyskietek | 302 |
7.2.4. Złącze ATX (ATX v1.x Power Connector) | 303 |
7.2.5. Złącze ATX o podwyższonej mocy (ATX12V v2.x Power Connector) | 304 |
7.2.6. Pomocnicze złącze ATX12 (ATX12V v1.x Auxiliary Connector) | 305 |
7.2.7. Złącze ATX12 12 V (ATX12V 12V Connector) | 305 |
7.2.8. Złącze zasilania Serial ATA (Serial ATA Power Connector) | 306 |
Dodatek A. Wybrane pozycje Setup BIOS | 307 |
Bibliografia | 315 |
Skorowidz | 317 |