Układy logiki programowalnej

-20%

Układy logiki programowalnej

Podstawy syntezy i sposoby odwzorowania technologicznego.

10 ocen

Format:

ibuk

WYBIERZ RODZAJ DOSTĘPU

 

Dostęp online przez myIBUK

WYBIERZ DŁUGOŚĆ DOSTĘPU

6,15

Wypożycz na 24h i opłać sms-em.
Brak wydruku.

19,6024,50

cena zawiera podatek VAT

ZAPŁAĆ SMS-EM ZAPŁAĆ SMS-EM

TA KSIĄŻKA JEST W ABONAMENCIE

Już od 19,90 zł miesięcznie za 5 ebooków!

WYBIERZ SWÓJ ABONAMENT

Najważniejszą zaletą książki jest zwarte i kompleksowe przedstawienie podstawowych zagadnień związanych z syntezą układów cyfrowych dedykowaną dla różnych rodzin układów programowalnych i zobrazowanie ich za pomocą prostych, możliwych do prześledzenia przykładów.


Najwartościowsze elementy książki to:
·kompleksowe spojrzenie na problemy syntezy układów cyfrowych realizowanych w różnorodnych układach programowalnych,
·omówienie podstaw klasycznej dekompozycji funkcjonalnej,
·opisanie wielu zagadnień syntezy z wykorzystaniem diagramów BDD,
·przedstawienie oryginalnych pomysłów związanych z zagadnieniami opisu, dekompozycji i odwzorowania układów cyfrowych w strukturach programowalnych
zobrazowanie złożonych zagadnień syntezy na prostych przykładach.


W książce omówiono dwa podstawowe zagadnienia związane bezpośrednio z projektowaniem układów cyfrowych realizowanych w strukturach programowalnych: syntezę logiczną i związany z nią proces odwzorowania technologicznego w strukturach programowalnych. Rozwiązania uzyskiwane za pomocą dostępnych na rynku narzędzi wspomagających projektowanie są bardzo dalekie od optymalnych. Dodatkowo, producenci oprogramowania chronią swoje pomysły, nie ujawniając szczegółów związanych z użytymi algorytmami, preferowanymi sposobami opisu układów czy nawet wpływem ustawienia opcji syntezy na ostateczny wynik odwzorowania technologicznego. Projektant stoi więc przed „czarną skrzynką”, do której „wkłada” opis układu i czeka na wynik. Jeżeli ostateczny efekt projektowania mu nie odpowiada, próbuje coś zmieniać. Projektant musi wiedzieć, co może zrobić, jak opisać układ, aby uzyskiwać określone efekty, musi spodziewać się odpowiednich efektów, a może posiąść takie umiejętności, znając istotę problemów związanych z odwzorowaniem technologicznym projektowanych układów w używanych przez niego układach programowalnych.


Liczba stron220
WydawcaWydawnictwo Naukowe PWN
ISBN-13978-83-01-17052-3
Numer wydania1
Język publikacjipolski
Informacja o sprzedawcyePWN sp. z o.o.

INNE EBOOKI AUTORA

EBOOKI WYDAWCY

Ciekawe propozycje

Spis treści

  Przedmowa     7
  
  1. Wprowadzenie     11
  
  1.1. Trochę historii – etapy rozwoju układów programowalnych     13
  1.2. Struktura rdzeni programowalnych: PLE, PLA, PAL, Folded NAND, Folded NOR     14
  1.3. Proste układy programowalne (SPLD – Simple PLD)     16
  1.4. Złożone układy programowalne – CPLD, FPGA     16
  1.4.1. Układy CPLD, FPGA – różnice     18
  1.4.2. Wpływ architektury na sposób prowadzenia syntezy logicznej     27
  1.5. Programowalne systemy na chipie (pSoC – programmable System on Chip)     29
  1.5.1. Zasoby sprzętowe układów pSoC     31
  1.5.2. Zasoby programowe układów pSoC – wirtualne komponenty     31
  Literatura     33
  
  2. Podstawowe pojęcia     35
  
  2.1. Od teorii mnogości, algebry Boole’a do realizacji układowych     35
  2.2. Elementy teorii grafów     40
  2.3. Metody opisu funkcji logicznych     44
  2.3.1. Hipersześcian, kostka, implikant, minterm     44
  2.3.2. Format berkeleyowski opisu funkcji logicznych     47
  2.3.3. Binarne diagramy decyzyjne     50
  2.3.4. Opis zespołów funkcji za pomocą grafu wyjść     62
  Literatura     64
  
  3. Podstawy teoretyczne syntezy logicznej     66
  
  3.1. Minimalizacja wyrażeń boolowskich     66
  3.1.1. Reprezentacja przestrzeni boolowskiej na płaszczyźnie – siatka Karnaugha     66
  3.1.2. Minimalizacja funkcji za pomocą siatek Karnaugha     68
  3.1.3. Algorytmiczne metody minimalizacji     69
  3.2. Dekompozycja wyrażeń boolowskich     77
  3.2.1. Podstawy teoretyczne dekompozycji     77
  3.2.2. Metody wyznaczania złożoności kolumnowej     80
  3.2.3. Podstawowe modele dekompozycji złożonej     88
  3.2.4. Dekompozycja zespołu funkcji     91
  3.2.5. Dekompozycja funkcji a cięcie BDD     92
  3.2.6. Dekompozycja nierozłączna funkcji     95
  3.3. Optymalizacja wyrażeń boolowskich     96
  Literatura     100
  
  4. Odwzorowanie technologiczne układów cyfrowych w strukturach SPLD     102
  
  4.1. Elementy syntezy logicznej ukierunkowanej na układy SPLD     103
  4.1.1. Różnice w procesie syntezy dedykowanej dla architektury PAL i PLA     104
  4.1.2. Wykorzystanie możliwości ustawiania stanu aktywności wyjścia     105
  4.1.3. Minimalizacja zespołu funkcji w realizacji układów w strukturach typu PAL     107
  4.1.4. Podział układu na poszczególne struktury SPLD     114
  Literatura     120
  
  5. Odwzorowanie technologiczne układów cyfrowych w strukturach CPLD     122
  
  5.1. Wykorzystanie specyficznych zasobów sprzętowych układów CPLD     122
  5.1.1. Nierównomierny rozdział iloczynów     122
  5.1.2. Ekspansja liczby iloczynów wykorzystująca trójstanowe bufory wyjściowe     133
  5.2. Dekompozycja w syntezie dedykowanej dla CPLD     142
  5.2.1. Dekompozycja kolumnowa – metoda minimalizacji iloczynów     146
  5.2.2. Dekompozycja wierszowa – dopasowanie do struktury bloku typu PAL     151
  5.3. Synteza ukierunkowana na wykorzystanie elementu XOR     160
  5.3.1. Minimalizacja ukierunkowana na odwzorowanie funkcji w blokach typu PAL z elementem XOR     160
  5.3.2. Dekompozycja ukierunkowana na wykorzystanie elementów XOR     162
  5.4. Diagramy BDD w syntezie dedykowanej dla CPLD     166
  5.4.1. Diagramy BDD w dekompozycji wierszowej     169
  5.4.2. Diagramy BDD z atrybutem negacji w procesie odwzorowania funkcji w blokach typu
  PAL z elementem XOR     170
  Literatura     174
  
  6. Odwzorowanie technologiczne układów cyfrowych w strukturach FPGA     178
  
  6.1. Istota dekompozycji w syntezie ukierunkowanej na FPGA     178
  6.2. Strategie podziału projektowanego układu     178
  6.2.1. Kierunki prowadzenia podziału układu, dekompozycji funkcji     179
  6.3. Efektywna dekompozycja zespołów funkcji     183
  6.3.1. Kodowanie wzorców kolumn ukierunkowane na minimalizację liczby wejść     189
  6.3.2. Strategia doboru odpowiednich zespołów funkcji     194
  6.4. Diagramy BDD w dekompozycji ukierunkowanej na struktury FPGA     203
  6.4.1. Dekompozycja iteracyjna – dwukrotne cięcie BDD     203
  6.4.2. Dekompozycja wielokrotna – podwójne cięcie BDD     206
  6.4.3. Dekompozycja zespołów funkcji opisanych za pomocą BDD     207
  Literatura     214
  
  Skorowidz     217
RozwińZwiń
W celu zapewnienia wysokiej jakości świadczonych przez nas usług, nasz portal internetowy wykorzystuje informacje przechowywane w przeglądarce internetowej w formie tzw. „cookies”. Poruszając się po naszej stronie internetowej wyrażasz zgodę na wykorzystywanie przez nas „cookies”. Informacje o przechowywaniu „cookies”, warunkach ich przechowywania i uzyskiwania dostępu do nich znajdują się w Regulaminie.

Nie pokazuj więcej tego powiadomienia